テスト工程 ATPG（Automatic Test Pattern Generation）
この記事で学べることATPG の目的と背景故障モデル・テストパターン・可観測性／可制御性などの基本概念DFT（Design for Testability）との関係実務での利用シーン（スキャン設計、故障解析、歩留まり改善など）誤解しやすいポ...
テスト工程 
テスト工程 テスト工程
この記事で学べること半導体製造におけるテスト工程の全体像テストの目的・背景・必要性ウェハテスト（CP）と最終テスト（FT）の基本概念ATE（Automatic Test Equipment）やテストプログラムの役割実務での利用シーンと設計フ...
テスト工程 ATE（Automatic Test Equipment）
この記事で学べることATE（Automatic Test Equipment）の役割半導体製造におけるテスト工程の全体像ATE が必要とされる背景と目的テストアーキテクチャ、主要構成要素、動作原理実務での利用シーン（量産テスト、特性評価、歩...
テスト工程 MemoryBIST
この記事で学べることMemoryBIST の基本構造と動作原理なぜメモリに専用の BIST が必要なのかテストパターン（March Test など）の役割SoC/ASIC 設計フローにおける MemoryBIST の位置づけ実務での利用シー...
テスト工程 LogicBIST
この記事で学べることLogicBIST（ロジックBIST）の概要できる。導入背景と目的、従来手法との違いを把握できる。基本概念（PRPG、MISR、Signature 等）を把握できる。実務での適用シーンと設計フロー上の位置付けが分かり、次...
テスト工程 DFT（Design For Testability）
この記事で学べることDFT（Design for Testability）の正確な定義と目的なぜDFTが半導体設計に不可欠なのかスキャン、BIST、JTAGなど主要技術の体系的理解実務フロー（RTL設計〜量産テスト）との関係よくある誤解や注...
技術ニュース Keysight、SOS Enterpriseを発表 分散した設計データを統合・管理してAI導入を支援
2026年2月10日 - Keysightは、半導体設計におけるエンタープライズ規模のAI導入を支援する新ソフトウェア「SOS Enterprise」を発表した。分散した設計データを統合し、ガバナンス・トレーサビリティ・コンプライアンスを自...
技術ニュース Cadence、フロントエンド設計・検証を自動化するAIエージェント ChipStack AI Super Agentを発表
2026年2月10日 - Cadenceは、フロントエンド設計と検証を自動化する「ChipStack AI Super Agent」を発表した。仕様や高位記述から設計・検証を自律生成する世界初のエージェント型AIワークフローを提供する。この...
技術ニュース CHIPS Alliance、2026年の方針を発表 エコシステムを成熟フェーズへ移行
2026年2月5日 - CHIPS Allianceは、オープンソースシリコンのエコシステムを「成熟フェーズ」へ移行させる方針を発表した。ガバナンス体制の刷新、Root of Trust（RoT）関連IPの強化、SystemVerilogツ...
技術ニュース AMIQ、半導体設計・検証におけるAIの正確性を向上させるDVT MCP Serverを発表
2026年1月27日 - AMIQ EDAは、AIエージェントが半導体設計・検証プロジェクトのコンパイル済みデータベースへアクセスできる新製品「DVT MCP Server」を発表した。これにより、AI生成コードの正確性をプロジェクトコンテ...